சுருக்கம்

DESIGN AND IMPLEMENTATION OF 32 BIT MULTIPIER USING VEDIC MATHAMATICS

S Venkateswara Reddy

In this paper, a novel multiplier architecture based on ROM approach using Vedic Mathematics is proposed. This multiplier's architecture is similar to that of a Constant Coefficient Multiplier (KCM). However, for KCM one input is to be fixed, while the proposed multiplier can multiply two variables, three variables and so on. The proposed multiplier of 32-bit is implemented on a Spartan xc5s500e III FPGA, it is fast ,less power consumption as compared with Array Multiplier and Urdhava Multiplier for 32-bit cases.

ஜர்னல் ஹைலைட்ஸ்

அடாப்டிவ் சிக்னல் செயலாக்கம் அடிப்படை மின் பொறியியல் ஆப்டிகல் கம்யூனிகேஷன் ஒத்திசைவற்ற இயந்திரங்கள் கட்டுப்பாட்டு கோட்பாடு மற்றும் பயன்பாடு குறைக்கடத்தி தொழில்நுட்பம் சுமைகள் மற்றும் மின் ஆற்றல் மாற்றியின் மின் மற்றும் சுரண்டல் பண்புகள் செயற்கை நுண்ணறிவு மற்றும் மின் பொறியியல் பயன்பாடு செயற்கைக்கோள் தொடர்பு டிஜிட்டல் சிக்னல் செயலாக்கம் நோய் கண்டறிதல் மற்றும் உணர்தல் அமைப்புகள் பயோ எலக்ட்ரானிக்ஸ் பவர் எலக்ட்ரானிக் மாற்றிகளின் பகுப்பாய்வு மின் இயந்திரங்கள் மின் தரம் மற்றும் விநியோகச் செலவு ஆகியவற்றின் பொருளாதார அம்சங்கள் மின்காந்த டிரான்சியன்ட்ஸ் புரோகிராம்கள் (EMTP) மின்சார இயக்கிகள் மற்றும் பயன்பாடு மின்னணு பொருட்கள் மின்னணுவியலில் செயற்கை நுண்ணறிவு வயர்லெஸ் நெட்வொர்க்கிங்

குறியிடப்பட்டது

கல்வி விசைகள்
ஆராய்ச்சி பைபிள்
CiteFactor
காஸ்மோஸ் IF
RefSeek
ஹம்டார்ட் பல்கலைக்கழகம்
அறிஞர்
சர்வதேச புதுமையான இதழ் தாக்க காரணி (IIJIF)
சர்வதேச அமைப்பு ஆராய்ச்சி நிறுவனம் (I2OR)
காஸ்மோஸ்

மேலும் பார்க்க